상세 설명
무어의 법칙 한계를 극복하기 위해 2.5D/3D 패키징이 부상하고 있습니다. TSMC의 CoWoS는 실리콘 인터포저 위에 여러 다이를 횡배치하는 2.5D 기술이고, HBM(High Bandwidth Memory)은 DRAM 다이를 TSV로 수직 적층하는 3D 기술입니다. 이 탭에서는 TSV(Through Silicon Via)의 구조, CoWoS 인터포저, HBM 스택 등 최신 패키징 기술을 시각적으로 학습합니다.
이 탭에서 배울 수 있는 것
TSV(Through Silicon Via)의 구조와 제조 공정
CoWoS 인터포저의 역할과 2.5D 패키징 구조
HBM의 DRAM 다이 적층과 TSV 연결
2.5D/3D 패키징이 AI/HPC 칩에 필수인 이유